IBM宣布使用硅纳米片实现5nm突破

通过乔尔·赫鲁斯卡(Joel Hruska)

IBM研究科学家Nicolas Loubet持有采用业界首创工艺制造的带有5纳米硅纳米片晶体管的芯片晶片,该工艺可以在固定功率下提供40%的性能提升,在匹配性能下可以节省75%的功率。 (图片来源:康妮周)

IBM研究人员昨天宣布了一项新的制造突破,该突破可以为5nm器件的规模缩小和下一代晶体管设计技术的实施扫清道路。 该公司已使用硅纳米片(彼此堆叠的2D硅片)组装具有300亿个晶体管的测试芯片,而研究团队几年前首次推出的是7纳米,200亿个晶体管芯片。

根据研究团队的说法,纳米片的使用使他们能够制造出全能(GAA)FET,人们普遍认为这是当今最先进的FinFET技术尖端硅设计的后续产品。 下图显示了从传统的2D晶体管(左)到FinFET结构(右)再到GAAFET(下)的过程。

普渡大学Joerg Appenzeller

IBM纳米片设计的结构意味着,以前从晶体管“向上”伸出的鳍现在实际上是硅纳米线。 鉴于我们在提高EUV整体产量方面遇到的困难,该测试芯片也是使用EUV构建的,这是该技术的重要一步。 IBM声称使用EUV可以使公司连续调整硅纳米片的宽度,其新的GAA方法和EUV可以提供当前半导体设计无法比拟的灵活性。 该公司希望EUV + GAA与同一个工艺节点上的FinFET相比,能够提供更好的缩放比例。 考虑到三星正计划自己过渡到5nm节点的GAA FET,这是其他公司似乎同意的。

GlobalFoundries首席技术官兼全球研发主管Gary Patton说:“这一宣布是世界一流研究的最新例证,该研究继续源于我们在纽约开创性的公私合作关系。” “随着我们在Fab 8制造工厂在2018年实现7nm商业化方面的进展,我们正在积极追求5nm及更高级别的下一代技术,以保持技术领先地位,并使我们的客户能够生产更小,更快,更具成本效益的产品。半导体。”

IBM还声称,与现有的10nm技术相比,其5nm技术可以在与当前设计相同的功耗下提供40%的性能提升,在相同的性能水平下可以节省75%的功耗。 这无意间突显了当今改善硅原始性能的持续困难。 当新型晶体管设计尖端光刻设备的使用所带来的性能提升空间几乎是潜在节能量的一半时,很明显,即使节点尺寸变大,业界也很难解决缩放问题继续缩小。

至于何时我们将在运输产品上看到这些突破,则公告和交付日期之间的差距仍然很大。 例如,考虑一下IBM在近两年前发布了重要的7nm公告,但是我们直到最近才看到10nm硬件在市场上。 5nm的推出似乎仍以2020年或2021年为目标。如果该推出取决于EUV准备就绪,则可能会进一步推迟。 鉴于紫外线光刻技术实际上已经迟了十多年,因此,尚不清楚所有问题都已得到最终解决,并且通往全面制造集成的道路已被清除。 EUV很有可能会分阶段推出,并在完全整合主流之前首先用于关键步骤。

现在阅读:摩尔定律的神话